Ich habe einen TI DSP (TMS320F28235, falls es jemanden interessiert), den ich brauche, um ein FIFO für Warteschlangeninformationen zwischen Hauptschleifencode und einem Interrupt zu implementieren. Die Hochgeschwindigkeitsausführung für diese Warteschlange ist sehr wichtig, aber auch der ordnungsgemäße Betrieb, und ich bin mir nicht sicher, ob ich mit der Implementierung eines FIFO ohne explizite Synchronisation auskomme, oder wenn nicht, wo ich Interrupts deaktivieren muss.
Ich fand diese Seite und fragte sich, ob jemand hier etwas zu seiner Anwendbarkeit sagen könnte.
