Kontinuierliche Verilog-Simulation

Question

Gibt es spezielle Start- und End-Schlüsselwörter in Verilog, die es ermöglichen, dass eine Simulation weiterläuft, bis ein End-Schlüsselwort erfüllt ist? Mir ist klar, dass dies nicht synthetisierbar ist, aber ich möchte es nur zu Testzwecken verwenden. Auch das $finish-Schlüsselwort in Verilog beendet Modelsim.

Answer 1

$finish y $stop sind die Verilog-Systemtasks zum Beenden der Simulation. $finish bricht die Simulation ab, während $stop hält die Simulation an und wechselt in den interaktiven Modus. Sie können also verwenden $stop . Sogar $finish sollte ausreichen, da ModelSim normalerweise fragt, ob Sie das Programm beenden möchten. Wählen Sie "nein", um im Simulationsmodus zu bleiben, wählen Sie "ja", um ModelSim zu beenden.