51 Stimmen

Verwendung von wire oder reg mit Eingang oder Ausgang in Verilog

Wenn Sie etwas als Eingabe oder Ausgabe deklarieren, woher wissen Sie dann, ob Sie es auch als reg oder eine wire ?

CodeJaeger.com

CodeJaeger ist eine Gemeinschaft für Programmierer, die täglich Hilfe erhalten..
Wir haben viele Inhalte, und Sie können auch Ihre eigenen Fragen stellen oder die Fragen anderer Leute lösen.

Powered by:

X